fpga.love
EN App
知识库›AMD 社区问答速查›多个DMA连接HLS IP时堆增大导致DMA失败

多个DMA连接HLS IP时堆增大导致DMA失败

DMA 传输已闭环原帖 9 个回答 · 455 次浏览|器件：Zynq / Zedboard / Vitis

一句话结论：替换为AXI SmartConnect后问题解决

现象

两个DMA分别向HLS IP输入流，增大堆后DMA失败

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007G0rWsSAJ/multiple-dma-modules-to-hls-ip-core-and-dma-fail

相关资料

Vivado中TPG模块报Synth 8-439未找到如何解决？Petalinux 2021 升级后摄像头报 no vdma channel found 且 HDMI 无数据如何解决Linux内核如何修改安全寄存器intfpdcci_intfpdmain_ib_aw_b？

相关标签：DMA · HLS · AXI SmartConnect · Zynq

就这个问题继续问 AI → ← 返回 AMD 社区问答速查