fpga.love
EN App
知识库›AMD 社区问答速查›自定义IP中赋值位宽不匹配报错

自定义IP中赋值位宽不匹配报错

IP 打包与升级已闭环原帖 9 个回答 · 621 次浏览|器件:Vivado 2019.1(错误码:Synth 8-690)

一句话结论:地址向量位宽由C_S_AXI_ADDR_WIDTH决定,需扩展后赋值

现象

综合时报[Synth 8-690]位宽不匹配,目标32位源4位

根因

C_S_AXI_ADDR_WIDTH默认为4,S_AXI_SRC_ADDR仅4位,而reg_data_out为32位,两者位宽不同

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006ihQbOSAU/mismatch-in-assignment-in-a-custom-ip-design-fil

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条,含现象、根因与可执行步骤:

ERROR: [Synth 8-690]
升级到Vivado 2023.2后TPG IP综合报位宽不匹配

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办?Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签:Vivado · AXI · width mismatch · custom IP

就这个问题继续问 AI → ← 返回 AMD 社区问答速查