fpga.love

EN App

知识库›AMD 社区问答速查›MIPI CSI-2 RX示例工程Vitis编译报头文件缺失

MIPI CSI-2 RX示例工程Vitis编译报头文件缺失

Block Design 与 IP Integrator已闭环原帖 9 个回答 · 239 次浏览|器件：Vitis / Vivado 2024.2 / VCK190

一句话结论：补全embeddedsw驱动并重新生成硬件后，Vitis工程不再报错

现象

编译xmipi_vck190_example时报no such file or directory，缺少xv_frmbufwr_l2.h等头文件

根因

帖中未明确（提问者怀疑安装时embeddedsw驱动未完整下载，补全驱动并重新生成硬件后解决）

可尝试的处理步骤

从GitHub下载全部embeddedsw驱动到C:/Xilinx/Vivado/2024.2/data/embeddedsw/XilinxProcessorIPLib/drivers
重新开始工程，使Vivado生成的硬件正确
更新license文件以包含MIPI核的授权

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008wSW3BSAW/mipicsi2rx-subsystem-vitis-include-error

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：mipi_csi2_rx · Vitis · embeddedsw · include_error

就这个问题继续问 AI → ← 返回 AMD 社区问答速查