fpga.love
EN App
知识库›AMD 社区问答速查›MIPI Rx DPHY仿真中init_done不置位

MIPI Rx DPHY仿真中init_done不置位

Block Design 与 IP Integrator已闭环原帖 9 个回答 · 825 次浏览|器件：Vivado 2018.3 / Virtex UltraScale+ xcvu9p / 1500 Mbps

一句话结论：需保证时钟和数据lane输入LP-11，init_done才会置位

现象

DPHY复位后init_done未拉高，强制时钟lane为高后100us内拉高

根因

MIPI D-PHY RX需在时钟和数据lane上观察到LP-11才能完成初始化，否则init_done不置位，硬件同样适用

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpXFsSAM/mipi-dphy-rx-simulation-issue-reset-initdone-rel

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：MIPI DPHY · init_done · LP-11 · simulation

就这个问题继续问 AI → ← 返回 AMD 社区问答速查