MIPI D-PHY IP 实现报 RX_BS[26] IO 错误

Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 390 次浏览|器件：Vivado 2022.2 / mipi d-phy v4.3 / xcvu19p-fsva3824-2-e（错误码：Place 30-687）

现象

综合通过，实现阶段报 Place 30-687，RX_BS[26].rx_bitslice_if_bs 需与关联 I/O 一同布局

根因

帖中未明确；回复推测 slice 或对应 I/O 未正确定义或设置，可能与同一 HP IO bank 上多个 MIPI D-PHY IP 及不合适的引脚分配有关

可尝试的处理步骤

• 检查设计与约束文件（XDC）
• 确认是否为自定义设计或使用 Xilinx 示例设计
• 提供所有 IP 配置文件（XCI）以便核对 IP 配置

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：

相关资料

相关标签：MIPI D-PHY · Vivado · Place 30-687 · BITSLICE