fpga.love
EN App
知识库›AMD 社区问答速查›MIPI CSI-2 RX 第二次采集报 Stream Line Buffer

MIPI CSI-2 RX 第二次采集报 Stream Line Buffer Full 如何解决？

Block Design 与 IP Integrator已闭环原帖 9 个回答 · 1.14K 次浏览|器件：Vivado 2019.1 / MIPI CSI-2 RX IP / OV5640 Pcam

一句话结论：复位信号配置错误是根因，修正后 640x480@15Hz 正常

现象

第二次采集时 dmesg 打印 Stream Line Buffer Full，拉低 video_aresetn 无效

根因

多个 IP 复位信号配置异常；将复位改接 peripheral_aresetn（内存互连保留 interconnect_aresetn），并把 Frame Buffer Write IP 的外部硬件复位从 subset converter 移到该 IP 自身后恢复正常

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpJvkSAE/mipi-csi2-rx-stream-line-buffer-full-error

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：MIPI CSI-2 · Vivado · reset · PG232

就这个问题继续问 AI → ← 返回 AMD 社区问答速查