fpga.love
EN App
知识库›AMD 社区问答速查›MIPI CSI-2 RX 中 SoT 错误与 SoT 同步错误有何区别？

MIPI CSI-2 RX 中 SoT 错误与 SoT 同步错误有何区别？

Block Design 与 IP Integrator已闭环原帖 9 个回答 · 463 次浏览|器件：MIPI D-PHY/CSI-2 RX 接口

一句话结论：SoT 错误仍可同步；SoT 同步错误无法同步并丢弃 HS 包

现象

偶发 SoT 错误和 SoT 同步错误，仅后者导致整包被丢弃

根因

HS SoT leader 序列未被正确检测，可能由线路噪声或发送端在接收端就绪前发送数据引起

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5KZ00000fdCk60AE/mipi-csi2-rx-status-register-meaning-sot-sync-er

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：MIPI CSI-2 · D-PHY · SoT · error

就这个问题继续问 AI → ← 返回 AMD 社区问答速查