fpga.love
EN App
知识库›AMD 社区问答速查›MIPI CSI-2 Rx初始化失败init_done无法拉高

MIPI CSI-2 Rx初始化失败init_done无法拉高

Block Design 与 IP Integrator已闭环原帖 9 个回答 · 330 次浏览|器件：XAZU3EG / MIPI CSI-2 RX Subsystem

一句话结论：根因为VCCO接1.8V而非UG571要求的1.2V，导致LP高电平无法被判定为1

现象

init_done和CL/DL stopstate为0，CL_STATUS和DL_STATUS寄存器均为0，初始化无法完成

根因

VCCO接1.8V，按UG571要求应接1.2V；LP高电平仅1.0V，低于单端高电平判定阈值0.65xVCCO=1.17V，无法判定为1

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00001jHLDhKAO/mipi-csi2-rx-%E5%88%9D%E5%A7%8B%E5%8C%96%E5%A4%B

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：MIPI CSI-2 · init_done · VCCO · UG571

就这个问题继续问 AI → ← 返回 AMD 社区问答速查