fpga.love

EN App

知识库›AMD 社区问答速查›MIPI CSI-2 Rx 帧同步错误如何解决

MIPI CSI-2 Rx 帧同步错误如何解决

Block Design 与 IP Integrator已闭环原帖 9 个回答 · 1.29K 次浏览|器件：UltraScale / Vivado 2019.1.1 / MIPI CSI-2 Rx（错误码：ErrFrameSync）

一句话结论：改用相机直连后问题不再出现，同轴电缆连接被怀疑为诱因

现象

VDMA可正常收帧，但CSI中断状态寄存器报VC0 ErrFrameSync，示波器见Frame End差分端接异常

根因

帖中未明确；仅推测同轴电缆连接时CSI IP接收条件变差，且末行与帧尾间隔短，端接异常只在Frame End显现

可尝试的处理步骤

用示波器分别测量差分与单端信号，观察Frame Start、每行及Frame End的端接波形
读取CSI寄存器：Core Configuration、Protocol Configuration、Core Status、Global Interrupt、Interrupt Status
将相机改为直接连接（不经10cm同轴电缆）后再次观察示波器波形与CSI寄存器

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpOClSAM/mipi-csi2-rx-frame-synchronization-error

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：MIPI CSI-2 · FrameSync · UltraScale · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查