fpga.love
EN App
知识库›AMD 社区问答速查›启用Deskew后MIPI CSI-2 RX 2100Mbps实现失败

启用Deskew后MIPI CSI-2 RX 2100Mbps实现失败

Block Design 与 IP Integrator已闭环原帖 9 个回答 · 288 次浏览|器件：Vivado 2023.2 / ZCU7EV-1156 / MIPI CSI2 RX Subsystem（错误码：PDCN #1 BITSLICE_CONTROL）

一句话结论：启用Deskew时单bank最多4个实例，需用两个HP bank或禁用Deskew

现象

8个MIPI IP在单个HP bank中，2100Mbps下启用Deskew检测后implementation失败

根因

当前IP与Vivado的已知限制：启用Deskew时每个I/O bank最多4个MIPI CSI Rx实例（每Byte-Group一个）

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008ZoRgESAV/mipi-csi2-rx-2100-mbps-implementation-failed-202

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：MIPI CSI-2 · Deskew · Vivado · BITSLICE_CONTROL

就这个问题继续问 AI → ← 返回 AMD 社区问答速查