Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 1.94K 次浏览|器件:ZCU106 / MIPI CSI-2 RX IP / MIPI D-PHY IP
一句话结论:问题未解决,待新示波器确认TX线速率并探测PPI接口
DPHY数据lane包计数增长,但CSI RX控制器包计数不增长
帖中未明确
本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00007Du303SAB/mipi-csi-rx-subsystem-controller-fails-to-receiv
相关标签:MIPI CSI-2 · D-PHY · ZCU106 · FPGA
就这个问题继续问 AI → ← 返回 AMD 社区问答速查