时序与实现已闭环原帖 9 个回答 · 978 次浏览|器件：VU9P FPGA / PCIe+XDMA
一句话结论：该路径不是多周期路径，不能用set_multicycle_path，需从结构上修复复位
VU9P中PCIe+XDMA的user_reset_reg高扇出同步复位跨SLR驱动用户逻辑，出现setup时序违例
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpjb2SAA/may-i-use-to-setmulticyclepath-to-fix-timing-iss
相关标签：set_multicycle_path · high_fanout · synchronous_reset · timing
就这个问题继续问 AI → ← 返回 AMD 社区问答速查