fpga.love
EN App
知识库›AMD 社区问答速查›Versal 平台 LWIP 报时钟分频错误

Versal 平台 LWIP 报时钟分频错误

以太网与网络社区未闭环原帖 6 个回答 · 207 次浏览|器件:Vivado 2022.2 / 2024.2 / Versal Extensible Embedded Platform(错误码:Clock Divisor incorrect - Please check)

一句话结论:修改 CIPS 时钟和更换 Vivado 版本均未解决该错误

现象

使用 echo server 示例时出现 Clock Divisor incorrect - Please check 错误

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00008yiXVoSAM/lwip-library-error-clock-divisor-incorrect-pleas

相关资料

Verdi调用10G Ethernet Subsystem IP报错未定义ZYNQ同时用USB0和USB1时USB1无法配置为gadget ethernetISE 14.7虚拟机启动报Host-Only网卡错误

相关标签:LWIP · Versal · Clock Divisor · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查