fpga.love
EN App
知识库›AMD 社区问答速查›Vitis hw_emu导出IP时vitis_hls报错

Vitis hw_emu导出IP时vitis_hls报错

HLS 综合社区未闭环原帖 8 个回答 · 613 次浏览|器件:Alveo U50 / Vitis 2022.1

一句话结论:问题未解决,仅确认vitis_hls单独综合正常但导出.xo仍报错

现象

sw_emu正常,hw_emu时vitis_hls导出IP报错,v++命令行同样报错

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00005mhl3zSAA/%E5%9C%A8linux%E4%B8%8A%E6%B5%8B%E8%AF%95vitis-i

相关资料

Vivado HLS运行报错找不到fast_accel实现目录BD 5-390 找不到 HLS IP 定义怎么办?HLS dataflow 实现 FIFO 时 cosim 报 C TB post check failed

相关标签:Vitis · hw_emu · vitis_hls · Alveo

就这个问题继续问 AI → ← 返回 AMD 社区问答速查