IP 打包与升级社区未闭环原帖 9 个回答 · 456 次浏览|器件:Vivado / Zynq 7000
一句话结论:帖中仅有提问与代码片段,未给出任何解答或结论
用户想在AXI VDMA的M_AXIS_MM2S信号进入SDI核前用自定义IP做镜头桶形与切向畸变校正,目前仅尝试实现类似FIFO的滑动存储并生成tvalid/tuser信号
帖中未明确
本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpMteSAE/lens-undistortion-using-custom-ip-core
相关标签:Vivado · Zynq7000 · AXI VDMA · custom IP
就这个问题继续问 AI → ← 返回 AMD 社区问答速查