封装与引脚约束社区未闭环原帖 9 个回答 · 369 次浏览|器件：Kintex 7 / MINI_LVDS_25 / OBUFTDS
一句话结论：未给出明确根因，仅提示万用表测法可能无效且伤引脚
OBUFTDS置三态后，用万用表在O/OB间测得100欧，接下游后50欧
帖中未明确；回答者怀疑万用表测的不是FPGA内真实电阻，且FPGA内无真实电阻、接收端接由电流沉镜像模拟
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006pP9w8SAC/kintex-7-design-differential-output-w-minilvds25
相关标签：Kintex7 · MINI_LVDS_25 · DIFF_TERM · OBUFTDS
就这个问题继续问 AI → ← 返回 AMD 社区问答速查