fpga.love
EN App
知识库›AMD 社区问答速查›RTL kernel 周边设计出现133个Critical Warning

RTL kernel 周边设计出现133个Critical Warning

Vivado 报错与许可社区未闭环原帖 9 个回答 · 391 次浏览|器件：Vitis_Accel_Examples / RTL Vadd

一句话结论：帖中未给出结论，问题未解决

现象

硬件仿真正常，目标硬件结果不符合预期

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpO3NSAU/kernel-example-implementation-vivado-log-shell-c

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决？Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签：Vitis · RTL_kernel · Critical_Warning · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查