ILA 在线调试已闭环原帖 9 个回答 · 252 次浏览|器件：Vivado
一句话结论：打开已实现设计改INIT后，在TCL控制台执行write_bitstream即可生效
打开已实现设计改FDRE的INIT并强制up-to-date后，比特流不按新改动生成
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008YoYNRSA3/is-there-a-way-to-change-a-register-init-value-p
相关标签：Vivado · INIT · FDRE · write_bitstream
就这个问题继续问 AI → ← 返回 AMD 社区问答速查