PCIe / XDMA已闭环原帖 9 个回答 · 387 次浏览|器件：XC7A35T-1FGG484I / Vivado 2025.2 / DMA/Bridge Subsystem for PCI Express 4.2
一句话结论：可通过顶层XDC的LOC约束将lane 0映射到X0Y0，并在Device视图和Schematic中验证
Vivado自动将lane 0放在X0Y3，用户希望改到X0Y0
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00001iQCS7KAO/is-it-possible-to-change-the-mapping-between-tra
相关标签：PCIe · GTP · XDC · Vivado
就这个问题继续问 AI → ← 返回 AMD 社区问答速查