以太网与网络已闭环原帖 9 个回答 · 235 次浏览|器件：Versal Prime / XPLL / XPHY
一句话结论：该属性为内部信号不可直接配置，输出频率由CLKOUT_DIVIDE等参数决定
AM003记载CLKOUTPHY_DIVIDE属性，但UG1344的XPLL原语未列出该属性
CLKOUTPHY_DIVIDE是内部设置/内部信号，无法通过XPLL原语直接控制
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00001pJbfaKAC/is-clkoutphydivide-a-configurable-xpll-device-pr
相关标签：Versal · XPLL · XPHY · CLKOUTPHY_DIVIDE
就这个问题继续问 AI → ← 返回 AMD 社区问答速查