IP 打包与升级社区未闭环原帖 9 个回答 · 972 次浏览|器件：Vivado / AXI IIC IP
一句话结论：需用TCL在bd.tcl中把AXI接口参数传给HDL参数，并注意Vivado缓存
自定义IP需根据AXI主接口时钟频率自动调整分频系数，但参数无法随频率变化自动更新
需通过TCL将AXI接口参数传递到HDL参数，帖中未给出完整实现
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpgItSAI/inferring-axi-clock-freq-inside-custom-ip
相关标签：AXI · custom IP · bd.tcl · Vivado
就这个问题继续问 AI → ← 返回 AMD 社区问答速查