fpga.love
EN App
知识库›AMD 社区问答速查›Vivado 2021/22 同路径网络延迟增大导致时序失败

Vivado 2021/22 同路径网络延迟增大导致时序失败

时序与实现社区未闭环原帖 9 个回答 · 1.23K 次浏览|器件：Zynq Ultrascale+ MPSoC xczu5ev-sfvc784-1LV-i / Vivado 2019.1、2021.2、2022

一句话结论：同路径网络延迟在2021/22版本显著增大，根因未确认

现象

同一设计2019.1时序通过，2021.2失败，同路径hold网络延迟2.623ns vs 1.625ns

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005XziSgSAJ/increase-in-net-delay-of-same-route-in-vivado-20

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签：Vivado · timing · net delay · BUFGCE_DIV

就这个问题继续问 AI → ← 返回 AMD 社区问答速查