fpga.love
EN App
知识库›AMD 社区问答速查›相似Block Design间GPIO输出不一致/出错

相似Block Design间GPIO输出不一致/出错

Block Design 与 IP Integrator已闭环原帖 9 个回答 · 970 次浏览|器件：Vivado 2017.2 / SDK / MicroBlaze / AXI GPIO

一句话结论：重建工程后问题自行消失，根因未定位

现象

第二个设计中无法读取开关或写入LED，DiscreteRead返回0，方向寄存器读出为0

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpeBTSAY/inconsistencieserrors-in-gpio-output-between-sim

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：AXI_GPIO · MicroBlaze · Vivado · Debug

就这个问题继续问 AI → ← 返回 AMD 社区问答速查