IP 打包与升级社区未闭环原帖 9 个回答 · 359 次浏览|器件:Vivado 2018.2
一句话结论:建议用Module Referencing将顶层RTL模块直接加入Block Design
用户将含Block RAM和乘法器IP的RTL打包为自定义IP时,需一并加入IP生成文件,帖中未描述具体报错
帖中未明确
本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpWBBSA2/including-existing-customized-ip-blocks-in-own-c
相关标签:Vivado · IP_Packaging · Module_Referencing · Block_Design
就这个问题继续问 AI → ← 返回 AMD 社区问答速查