fpga.love
EN App
知识库›AMD 社区问答速查›IDELAYE3的CE/INC需在时钟下降沿变化吗？

IDELAYE3的CE/INC需在时钟下降沿变化吗？

时序与实现已闭环原帖 8 个回答 · 113 次浏览|器件：IDELAYE3 / UG571

一句话结论：该图只要求满足上升沿的建立/保持时间，并非必须在下降沿变化

现象

UG571图2-19显示CE与INC在CLK下降沿变化，用户询问设计中是否应照做

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5KZ00000mTD4Z0AW/in-u571-figure-219-i-see-the-timing-chart-shows-

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签：IDELAYE3 · UG571 · timing · setup-hold

就这个问题继续问 AI → ← 返回 AMD 社区问答速查