fpga.love
EN App
知识库›AMD 社区问答速查›PS PCIe endpoint 经 BAR1 写 DDR 无数据

PS PCIe endpoint 经 BAR1 写 DDR 无数据

PCIe / XDMA社区未闭环原帖 9 个回答 · 516 次浏览|器件：Zynq MPSoC XAZU3EG-1SFVC784I / Vivado / xpciepsu_ep_enable_example

一句话结论：问题未解决，仅有人表示遇到相同问题

现象

RC 读 BAR0 正常，写 BAR1 后 endpoint 侧 DDR 无数据

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U000075Y3j9SAC/in-ps-pcie-endpoint-standalone-application-facin

相关资料

Alveo U55C 在 Dell R750 Riser 1 插槽不稳定Vivado 2018.3 是否有 AR#72992 补丁？CPM4 NOC时钟无法连接到AXI NOC

相关标签：PCIe · BAR1 · ZynqMPSoC · endpoint

就这个问题继续问 AI → ← 返回 AMD 社区问答速查