Vivado 报错与许可已闭环原帖 9 个回答 · 587 次浏览|器件：Vivado 2022.1.2/2022.2/2023.1 / ZCU106（错误码：DRC AVAL-350）
一句话结论：该警告源于取整，可忽略或设置waiver
实现TRD参考设计时PLL的FVCO计算值略超1500MHz上限，触发关键警告
帖中FAE解释为Vivado对输入时钟周期取整（2.666ns而非2.667ns）导致FVCO略超上限，并非真正错误
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005VTXDZSA5/implementation-of-the-zcu106-evaluation-kit-trd-