fpga.love
EN App
知识库›AMD 社区问答速查›ZYNQ上SHA256 HLS设计实现后运行过慢

ZYNQ上SHA256 HLS设计实现后运行过慢

Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 734 次浏览|器件：TUL PYNQ-Z2(XC7Z020-1CLG400C) / Vivado HLS

一句话结论：帖中仅描述实现后运行过慢的现象，未给出结论

现象

PYNQ板上下载overlay后Python驱动运行约1.9ms，与软件实现速度相当

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpM63SAE/implementation-issues-for-a-sha256-block-design-

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：ZYNQ · HLS · SHA256 · PYNQ

就这个问题继续问 AI → ← 返回 AMD 社区问答速查