fpga.love
EN App
知识库›AMD 社区问答速查›Spartan-6 ISE 14.7 实现设计时约束文件报错如何解决?

Spartan-6 ISE 14.7 实现设计时约束文件报错如何解决?

封装与引脚约束已闭环原帖 4 个回答 · 672 次浏览|器件:Spartan-6 / Nexys 3 / ISE 14.7 / Windows 10 虚拟机(错误码:ERROR:ConstraintSystem:3)

一句话结论:修正 UCF 中 NET 后多余端口名后实现成功

现象

综合成功,Implement Design 时 Translate 失败,报 ConstraintSystem:3 错误

根因

UCF 中 NET 后跟了多个网络名(如 NET "SW<0>" input_A),每个 NET 只能跟一个端口名

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006iHvsWSAS/implement-design-error-on-spartan-6-using-xilinx

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错LVDS_25输出端口在布局时报错如何解决XC7Z045FFG900的GTX bank与引脚分配错误

相关标签:UCF · ConstraintSystem · ISE · Spartan-6

就这个问题继续问 AI → ← 返回 AMD 社区问答速查