fpga.love
EN App
知识库›AMD 社区问答速查›Versal 电源设计中如何实现下电时序?

Versal 电源设计中如何实现下电时序?

电源与散热社区未闭环原帖 9 个回答 · 236 次浏览|器件:Versal

一句话结论:帖中未给出明确的下电时序实现方案,仅建议参考 XAPP1375 并指出评估板设计不宜直接照搬。

现象

提问者询问 Versal 电源设计如何实现下电时序,以及评估板使用可编程电源 IC 的做法。

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00008ewRc2SAE/if-the-power-down-sequence-is-also-mandatory-how

相关资料

ZYNQ-700 AP SoC 上电复位问题如何更改VC707板HP bank电源电压?Artix-7器件失效:电源轨对地短路

相关标签:Versal · power_sequencing · XAPP1375 · evaluation_board

就这个问题继续问 AI → ← 返回 AMD 社区问答速查