fpga.love

EN App

知识库›AMD 社区问答速查›自定义UltraScale MPSoC板做动态DDR配置是否必须加I2C MUX

自定义UltraScale MPSoC板做动态DDR配置是否必须加I2C MUX？

FSBL 与启动镜像已闭环原帖 9 个回答 · 188 次浏览|器件：Zynq UltraScale+ MPSoC / ZCU106 / FSBL

一句话结论：需按0x75 MUX与0x51 SODIMM实现，否则须改FSBL

现象

自定义板需确认FSBL动态DDR配置是否要求SODIMM前有I2C MUX

根因

FSBL源码中PS I2C1的MUX地址硬编码为0x75、SODIMM从地址硬编码为0x51，需与硬件一致

可尝试的处理步骤

查看FSBL源码xfsbl_ddr_init.c中XFSBL_MUX_ADDR=0x75U与XFSBL_SODIMM_SLAVE_ADDR=0x51U
按开发板方式在SODIMM前实现I2C MUX，MUX地址设为0x75、SODIMM地址设为0x51
若修改硬件设计，需相应更新FSBL

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5KZ000018HfDD0A0/if-creating-a-custom-board-with-ultrascale-mpsoc

相关资料

FSBL_PPK_FAILURE_ERROR 是什么问题？BootROM执行期间500MHz限制何时可解除？pmu-firmware/fsbl-firmware do_configure 执行错误

相关标签：ZynqMPSoC · FSBL · I2C · DDR

就这个问题继续问 AI → ← 返回 AMD 社区问答速查