fpga.love

EN App

知识库›AMD 社区问答速查›如何在Vivado流程中将DPU与自定义IP集成

如何在Vivado流程中将DPU与自定义IP集成

IP 打包与升级已闭环原帖 9 个回答 · 182 次浏览|器件：KV260 / Vivado / Vitis HLS / DPU

一句话结论：按TRD文档在Vivado中集成自定义IP，streaming直连DPU流水线，slave经AXI Interconnect接PS

现象

用户询问DPU与自定义IP核集成的Vivado流程教程及交互实现方法

根因

帖中未明确

可尝试的处理步骤

创建DPU VIVADO TRD，参考README_DPUCZ_Vivado.md或hackster教程
在VIVADO IP设计中添加自定义IP：若为streaming则接入DPU IP流水线的AXI stream信号；若为slave/memory mapped则通过AXI Interconnect与Zynq MPSoC PS集成，并需驱动
Validate并Generate XSA
按hackster教程执行petalinux步骤
可将Vitis HLS IP核手动接入VIVADO IP设计
可参考ZCU012的DPU-TRD（README_DPUCZ_Vivado.md）重建后打开VIVADO设计参考连接方式

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U000093ozYlSAI/i-would-like-to-know-where-there-is-a-tutorial-o

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：DPU · Vivado · Custom IP · KV260

就这个问题继续问 AI → ← 返回 AMD 社区问答速查