fpga.love

EN App

知识库›AMD 社区问答速查›pblock 的 CONTAIN_ROUTING 与 EXCLUDE_PLACE

pblock 的 CONTAIN_ROUTING 与 EXCLUDE_PLACEMENT 如何影响子模块网络

封装与引脚约束社区未闭环原帖 7 个回答 · 469 次浏览|器件：原帖未注明

一句话结论：帖中仅重复提问与命令，未给出结论

现象

顶层模块为 PARENT、10 个子模块为 CHILD，顶层网表中有源自子模块的网络，询问这两个属性对跨子模块网络的影响

根因

帖中未明确

可尝试的处理步骤

create_pblock pblock_2
create_pblock multi_4_4_0
set_property PARENT pblock_2 [get_pblocks multi_4_4_0]
set_property EXCLUDE_PLACEMENT true [get_pblocks multi_4_4_0]
set_property CONTAIN_ROUTING true [get_pblocks multi_4_4_0]

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005zHLWSSA4/i-use-pblock-constraints-hierachicala-top-module

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错 LVDS_25输出端口在布局时报错如何解决 XC7Z045FFG900的GTX bank与引脚分配错误

相关标签：pblock · CONTAIN_ROUTING · EXCLUDE_PLACEMENT · UG905

就这个问题继续问 AI → ← 返回 AMD 社区问答速查