封装与引脚约束已闭环原帖 9 个回答 · 625 次浏览|器件：Vivado / Basys 3（错误码：Unconstrained Logical Port）
一句话结论：重建工程后编译通过；仅替换 XDC 不足以跨板卡移植工程。
实现阶段出现 critical warning：'W5' is not a valid site or package pin name；生成比特流失败，7 个逻辑端口中有 4 个未约束。
帖中未明确；回答推测 XDC 与板卡不匹配，但发帖人自称使用正确 XDC，最终从零重建工程后编译通过。
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U0000783hNCSAY/i-try-run-a-demo-project-for-pmodda2-on-basys-3-
相关标签：Vivado · XDC · Basys3 · PmodDA2
就这个问题继续问 AI → ← 返回 AMD 社区问答速查