fpga.love

EN App

知识库›AMD 社区问答速查›A53与R5共享内存数据不更新如何解决

A53与R5共享内存数据不更新如何解决

Block Design 与 IP Integrator已闭环原帖 5 个回答 · 391 次浏览|器件：A53/R5，standalone无OS

一句话结论：关闭两侧cache后共享内存通信可用，但原因未明

现象

A53向R5发送数据，R5域中数据始终不变

根因

帖中未明确；提问者最终通过关闭R5和A53两侧cache解决，但称按理不应需要

可尝试的处理步骤

在linker中确认共享段为.shared，位于psu_ddr_0_MEM_6 (0x60000000)，宽度0x01ff0000
尝试在R5侧禁用cache并flush cache，无效果
在R5和A53两侧调用Xil_DCacheFlush()、Xil_DCacheInvalidate()、Xil_DCacheDisable()关闭cache
编写例程让所有处理器写入以CPU ID为索引的共享变量数组，并while循环等待全部就绪后再开始工作

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008Zwo8YSAR/i-have-shared-memory-between-the-a53-and-r5-proc

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：shared-memory · A53 · R5 · cache

就这个问题继续问 AI → ← 返回 AMD 社区问答速查