以太网与网络已闭环原帖 9 个回答 · 415 次浏览|器件：VCU118 / Vivado 2022.2 / 1G/10G Switching Ethernet Subsystem
一句话结论：按指导设置命令后获得预期仿真波形
强制修改 ctl_core_speed_sel_O 后 core_speed_led_O 不变，completion status 在 0 和 1f 间切换
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007EtLIOSA3/i-have-created-an-example-design-for-1g10g-switc
相关标签：Ethernet · Simulation · VCU118 · Vivado
就这个问题继续问 AI → ← 返回 AMD 社区问答速查