fpga.love
EN App
知识库›AMD 社区问答速查›浮点累加器IP综合后多驱动告警如何解决

浮点累加器IP综合后多驱动告警如何解决

Vivado 报错与许可社区未闭环原帖 8 个回答 · 455 次浏览|器件:浮点累加器IP / 浮点除法器IP(错误码:Synth 8-6859)

一句话结论:帖中未给出解决方案,仅确认降Latency可消除告警

现象

综合后出现[Synth 8-6859]多驱动网络严重告警,但未描述第二驱动源

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006twhfsSAA/i-have-a-post-synthesis-critical-warning-read-de

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条,含现象、根因与可执行步骤:

ERROR: [Synth 8-6859]
多驱动网络导致的输出引脚错误

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:floating-point · IP · synthesis · critical-warning

就这个问题继续问 AI → ← 返回 AMD 社区问答速查