fpga.love
EN App
知识库›AMD 社区问答速查›ZCU106上GT时钟未布通导致比特流生成失败

ZCU106上GT时钟未布通导致比特流生成失败

Vivado 报错与许可社区未闭环原帖 9 个回答 · 344 次浏览|器件:ZCU106 / XCZU7EV-ffvc1156 / Vivado(错误码:Route 35-54)

一句话结论:需核对GT位置与参考时钟约束,并用新器件重新生成IP

现象

Implementation出现Route 35-54关键警告,随后比特流生成报错

根因

帖中未明确;回答推测GT物理位置或参考时钟位置与XDC不一致导致布线问题

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D5Pd00000sx1EUKAY/i-got-these-critical-warnings-during-implementat

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条,含现象、根因与可执行步骤:

ERROR: [Route 35-54]
BUFG_O[0] 网络未完全布线

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:GT · Route 35-54 · ZCU106 · Bitstream

就这个问题继续问 AI → ← 返回 AMD 社区问答速查