板卡上电与硬件已闭环原帖 9 个回答 · 369 次浏览|器件：Zedboard
一句话结论：改用同步复位并减少锁存器后错误消失
实现阶段报错，复位引脚T18被识别为时钟能力引脚
帖中未明确；提问者将异步复位改为同步复位并把锁存器改为触发器后错误消失，但原因未说明
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U000086bgJKSAY/i-am-implementing-riscv-5-stage-pipeline-on-zedb
相关标签：Zedboard · RISC-V · BUFG · reset
就这个问题继续问 AI → ← 返回 AMD 社区问答速查