fpga.love
EN App
知识库›AMD 社区问答速查›如何在route_design中查看Incr Placement Change的

如何在route_design中查看Incr Placement Change的时序违例？

时序与实现社区未闭环原帖 5 个回答 · 576 次浏览|器件：Vivado

一句话结论：帖中未给出定位该时序路径的方法

现象

route_design的Phase 11 Incr Placement Change耗时很长，Post Placement Timing Summary显示WNS=-0.129ns

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005mjCuNSAU/how-to-view-timing-violation-in-phase-incr-place

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签：route_design · timing · placement · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查