封装与引脚约束社区未闭环原帖 4 个回答 · 462 次浏览|器件：原帖未注明
一句话结论：帖中未给出结论，问题未解决
三个实例按列分布，但每隔一列slice被跳过
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpf4FSAQ/how-to-use-rloc-constraint-to-stack-horizontally
相关标签：RLOC · constraint · placement · FPGA
就这个问题继续问 AI → ← 返回 AMD 社区问答速查