fpga.love
EN App
知识库›AMD 社区问答速查›Versal VCK190 CIPS与Clocking Wizard出现TIMI

Versal VCK190 CIPS与Clocking Wizard出现TIMING-36警告如何解决

Vivado 报错与许可社区未闭环原帖 9 个回答 · 407 次浏览|器件：Versal VCK190 / Vivado（错误码：TIMING-36）

一句话结论：类似问题已在Vivado 2025.2修复，可提供opt.dcp或等待该版本

现象

实现阶段出现TIMING-36关键警告，CIPS内部时钟无上升/下降沿传播

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd000010br8XKAQ/how-to-resolve-versal-vck190-timing36-critical-w

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决？Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签：Versal · VCK190 · TIMING-36 · Clocking Wizard

就这个问题继续问 AI → ← 返回 AMD 社区问答速查