封装与引脚约束已闭环原帖 9 个回答 · 468 次浏览|器件：Vivado / xc7k70tfbg676-2
一句话结论：修正xdc文件路径后约束正常加载，时序结果符合预期
时序报告显示“There are no user specified timing constraints.”，read_xdc加载的约束未生效
read_xdc中xdc文件路径写错，导致约束文件未被正确读取
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007FSgRTSA1/how-to-link-the-constraint-file-with-the-edif-fi
相关标签：Vivado · non-project · read_xdc · EDIF
就这个问题继续问 AI → ← 返回 AMD 社区问答速查