fpga.love

EN App

知识库›AMD 社区问答速查›SDAccel非工程模式如何正确链接约束文件

SDAccel非工程模式如何正确链接约束文件

封装与引脚约束社区未闭环原帖 9 个回答 · 347 次浏览|器件：SDAccel

一句话结论：帖中仅建议给XP_VIVADO_PROPS值加引号，未确认根因

现象

Makefile中加入XDC约束后约束未生效，时序未改善

根因

帖中未明确

可尝试的处理步骤

在Makefile中设置CONSTRAINTFILE=/xxx/xxx/myconstraintfile.xdc
设置XP_VIVADO_PROPS = --xp "vivado_prop:run.impl_1.STEPS.OPT_DESIGN.TCL.PRE=$(CONSTRAINTFILE)"（回答1建议给该值加引号）
将$(XP_VIVADO_PROPS)加入CLCC_LINK_OPT
将$(CLCC_LINK_OPT)加入kernel_LDCLFLAGS

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpdGUSAY/how-to-link-the-constraint-file-in-the-sdaccel-n

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错 LVDS_25输出端口在布局时报错如何解决 XC7Z045FFG900的GTX bank与引脚分配错误

相关标签：SDAccel · XDC · Makefile · non-project

就这个问题继续问 AI → ← 返回 AMD 社区问答速查