封装与引脚约束已闭环原帖 9 个回答 · 561 次浏览|器件：xilinx_adm-pcie-ku3_2ddr_3_2 / xocc / Vivado（错误码：XOCC 17-69, XOCC 30-640）
一句话结论：改用xpr版DSA后OCL区域覆盖几乎全部面积，BRAM不再浪费
xocc/Vivado布局失败，pblock_u_ocl_region仅648个BRAM可用而设计需724个
默认DSA xilinx:adm-pcie-ku3:2ddr:3.2的pblock_u_ocl_region约束范围过小，仅覆盖648个BRAM
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpcNVSAY/how-to-increase-the-span-of-pblock-pblockuoclreg
相关标签：Pblock · BRAM · xocc · DSA
就这个问题继续问 AI → ← 返回 AMD 社区问答速查