fpga.love

EN App

知识库›AMD 社区问答速查›如何修复示例组件的v++.bat参数路径编译失败？

如何修复示例组件的v++.bat参数路径编译失败？

ILA 在线调试社区未闭环原帖 9 个回答 · 212 次浏览|器件：Vitis HLS 2025.1（错误码：HLS 200-70）

一句话结论：手动修正--work_dir空格后RTL生成成功，GUI配置修复方法未明确

现象

motor示例在C-SIMULATION/C-SYNTHESIS编译时报路径含非法空格错误

根因

帖中未明确

可尝试的处理步骤

在PowerShell中手动运行v++.bat，将--work_dir后的双空格改为单空格
命令：C:\Xilinx\2025.1\Vitis\bin\v++.bat -c --mode hls --config C:\Vitis\IP_ANGLE_GENERATION\hls_config.cfg --work_dir angle_generation_inst

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00000kkVZRKA2/how-to-fix-vbat-arguments-for-example-component-

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：

ERROR: [HLS 200-70]

SDSoC 因命名空间找不到顶层函数

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突 Vivado JTAG配置报错但FPGA编程成功 ISE中如何将启动时钟改为JTAG CLK？

相关标签：Vitis_HLS · v++.bat · work_dir · HLS_200-70

就这个问题继续问 AI → ← 返回 AMD 社区问答速查