Block Design 与 IP Integrator已闭环原帖 9 个回答 · 732 次浏览|器件：Vivado IP integrator / AXI BRAM Controller
一句话结论：需执行validate design后Memory Depth才会随参数更新
修改AXI BRAM Controller的Data Width和Address Range后Memory Depth仍保持不变
Memory Depth由主设备在design validation时自动传播计算，仅在validate design时更新
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpkzlSAA/how-to-change-memory-depth-in-block-design
相关标签：Vivado · Block Design · AXI BRAM · Memory Depth
就这个问题继续问 AI → ← 返回 AMD 社区问答速查