封装与引脚约束已闭环原帖 9 个回答 · 574 次浏览|器件：Virtex-7 XC7VX330TFFG1761-2 / PCIe core（错误码：Common 17-1550）
一句话结论：修正add_cells_to_pblock命令中的原语路径拼写即可解决
Tandem PCIe模式下综合报错，提示多个原语必须加入stage1 PBLOCK
add_cells_to_pblock命令中原语路径拼写错误，工具未报路径错误而报此提示
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hplnuSAA/how-to-add-primitives-to-the-stage1-pblock
相关标签：Tandem PCIe · PBLOCK · Virtex-7 · add_cells_to_pblock
就这个问题继续问 AI → ← 返回 AMD 社区问答速查