封装与引脚约束已闭环原帖 9 个回答 · 268 次浏览|器件：Vivado 2020.2 / Virtex-7 UltraScale（错误码：HDPR-18）
一句话结论：阻止Vivado在复位信号上推断BUFGCE后问题解决
删除可重配置分区后出现DRC HDPR-18错误，提示Pblock未覆盖BUFGCE单元
Vivado在Pblock内复位信号上推断插入了BUFGCE，而7系列动态区域不能使用BUFGCE
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U000093MFwVSAW/how-to-add-a-bufgce-range-to-a-pblock
相关标签：Pblock · BUFGCE · PartialReconfiguration · HDPR-18
就这个问题继续问 AI → ← 返回 AMD 社区问答速查