fpga.love
EN App
知识库›AMD 社区问答速查›如何消除TIMING-6/TIMING-7严重警告？

如何消除TIMING-6/TIMING-7严重警告？

Vivado 报错与许可社区未闭环原帖 9 个回答 · 1.35K 次浏览|器件：Zedboard / Vivado（错误码：TIMING-6, TIMING-7）

一句话结论：帖中仅给出UG906文档链接与report_timing结果，未给出消除警告的结论

现象

设计使用clk与clk_fpga_0两个时钟，硬件运行失败，综合后出现TIMING-6/TIMING-7严重警告

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005miSwXSAU/how-can-i-remove-the-critical-warning-of-timing6

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决？Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签：TIMING-6 · TIMING-7 · clock · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查